

(11) Publication number:

05028752 A

Generated Document

#### PATENT ABSTRACTS OF JAPAN

(21) Application number.

03204912

(51) Intl. Cl.: G11C 11/401 G11C 11/413 G11C 11/417

(22) Application date:

19.07.91

(30) Priority:

(43) Date of application publication: 05.02.93

(84) Designated contracting states:

(71) Applicant: (72) Inventor:

SANYO ELECTRIC CO LTD

NAGAI MASANOBU MATSUMOTO SHOICHIRO

(74) Representative:


### (54) SEMICONDUCTOR MEMORY

### (57) Abstract

PURPOSE: To prevent from erroneously being read out a data by a malfunction of a sense amplifier caused by that an electric charge of an input/output line being precharged flows reversely into a sense node at a transient time of the amplification by a sense amplifier at a data read-out time.

CONSTITUTION: The input/output lines IO1, 102 are grounded through N channel MOS transistors NC1, NC2 for column selection and read-out N channel type MOS transistors NR1, NR2 in which the gates are connected to bit lines BL1, BL2. The N channel MOS transistors NC1, NC2 for column selection are connected to the bit lines BL1, BL2 through the write-in N channel MOS transistors NW1, NW2 in which the gates are connected to a writing start signal line WE.

COPYRIGHT: (C)1993,JPO&Japio



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-28752

(43)公開日 平成5年(1993)2月5日


(51)Int.Cl. <sup>5</sup> G 1 1 C	11/401	識別記号	<b>广内整理番号</b>	F I	技術表示箇所
GIIC	11/413 11/417		8320-5L 7323-5L		11/34 362 F J E 請求項の数1(全 5 頁) 最終頁に続く
(21)出願番号	<del></del>	特顯平3-204912		(71)出願人	000001889 三洋電機株式会社
(22)出願日		平成3年(1991)7	月19日	(72)発明者	大阪府守口市京阪本通2丁目18番地
				(72)発明者	松本 昭一郎 大阪府守口市京阪本通2丁目18番地 三洋
				(74)代理人	電機株式会社内 弁理士 河野 登夫

# (54)【発明の名称】 半導体記憶装置

# (57)【要約】

【目的】 データ読出しに際してのセンスアンプによる 増幅の過渡時に、プリチャージされた入出力線の電荷が センスノードに逆流入することにより生じるセンスアン **プの誤動作でデータが誤読出しされるのを防止する。** 【構成】 入出力線 $IO_1$  ,  $IO_2$  をカラム選択用Nチャネ

 $\nu$ MOS トランジスタ $NC_1$  ,  $NC_2$  、ゲートがビット線B $\mathbf{L}_1$  ,  $BL_2$  に接続された読出し用 $\mathbf{N}$ チャネル型MOSトラン ジスタスNR $_2$  , NR $_1$  を介在させて接地すると共に、カラ ム選択用NチャネルMOS トランジスタ $NC_1$  , $NC_2$  、ゲー トが書込み開始信号線WEに接続された書込み用Nチャネ  $\mu$ MOS トランジスタNW $_1$  , NW $_2$  を介在させてビット線BL 1 , BL<sub>2</sub> に接続する。



# 【特許請求の範囲】

【請求項1】 メモリセルに接続されたビット線とデータの入出力線との間にトランジスタを介在させ、前記トランジスタに対する制御でデータの読出し、書込みを行うようにした半導体記憶装置において、

前記トランジスタは、ゲートがビット線に接続され、ドレインが前記入出力線に接続された読出し用MOS トランジスタと、ゲートが書込み開始信号線に接続された書込み用MOS トランジスタとからなり、これら読出し用MOS トランジスタ, 書込み用MOS トランジスタ夫々を含む回 10 路を活性化する回路を具備することを特徴とする半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は入出力線を通じてデータの読出し、書込みが可能なDRMA等の半導体記憶装置に関する。

#### [0002]

【従来の技術】図 2 は従来のスタティックカラム動作モードのDRAMにおけるビット線対と入出力線対との接続関 20 係を示す回路図であり、図中 $BL_1$  , $BL_2$  はビット線対をなすビット線、 $10_1$  , $10_2$  は入出力線対をなすデータ入出力線、BLTGはビット線トランスファゲートコントロール信号線を示している。各ビット線 $BL_1$  , $BL_2$  はその一端部が図示しないメモリセルアレイ中のメモリセルに接続されており、また夫々途中にゲートをビット線トランスファゲートコントロール信号線BLTGに接続したNチャネルMOS トランジスタ $TG_1$  , $TG_2$  , $TG_3$  , $TG_4$  が介装せしめられている。

【0003】また両ビット線 $BL_1$ , $BL_2$  には前記トランジスタ $TG_1$ , $TG_3$  間、 $TG_2$ , $TG_4$  間においてセンスアンプ10が接続されると共に、このセンスアンプ10による増幅が行われるノード、所謂センスノード $SN_1$ , $SN_2$  は夫々カラム選択用NチャネルMOS トランジスタ $NC_1$ , $NC_2$ を介在させて入出力線 $IO_1$ , $IO_2$  に接続されている。カラム選択用NチャネルMOS トランジスタ $NC_1$ , $NC_2$  はそのゲートがカラム選択信号線YSに接続され、ソース又はドレインの一方がセンスノード $SN_1$ , $SN_2$  に、他方が入出力線 $IO_1$ , $IO_2$  に接続されている。

【0004】次にこのような半導体記憶装置の動作を説明する。先ずデータの読出し動作においては入出力線101、102をプリチャージする一方、ビット線トランスファゲートコントロール信号線BLTGにハイレベルの信号「H」を与えて選択されたビット線BL1、BL2を導通状態とする。これによって図示しないメモリセルからの微弱なデータはセンスノードSN1、SN2 に導かれ、センスアンプ10にて増幅される。

【0005】センスアンプ10による増幅は、例えばセンスノード $SN_1$ のデータ信号をハイレベル「H」側に増幅するときはセンスノード $SN_2$ のデータ信号はこれと対応

するローレベル「L」側に増幅するようになっている。カラム選択信号線YSにハイレベル「H」の信号を入力し、両カラム選択用NチャネルMOS トランジスタNC」,NC2 をオン状態とする。これによってセンスノードSN1 は入出力線 $10_1$  と、またセンスノードSN2 は入出力線 $10_2$  と夫々接続されることとなり、データの読み出しが行われる。データの書込み動作はカラム選択信号線YSにハイレベル「H」の信号を与え、各カラム選択用Nチャネル $10_1$  いた2 をオン状態とする。これによって各入出力線 $10_1$  、 $10_2$  をビット線 $10_1$  、 $10_2$  をビット線 $10_1$  、 $10_2$  を延った線 $10_1$  、 $10_2$  を通じてメモリセルにデータが書き込まれる。

2

【0006】ところでこのような従来装置にあっては、データの読出し時には入出力線 $10_1$ , $10_2$  はいずれもプリチャージされており、カラム選択信号線YSにハイレベル「H」の信号を与えてカラム選択用NチャネルMOS トランジスタ $NC_1$ , $NC_2$  をオン状態とすると入出力線I0 $_1$ , $10_2$  のハイレベル「H」の電荷がセンスノー $FSN_1$ , $SN_2$  に逆流入する。

20 【 0 0 0 7 】 センスノード $SN_1$  ,  $SN_2$  のデータがセンス アンプ10にて十分大きい電位差に迄増幅されている場合 にはデータが破壊されることは少ないが、増幅途中においてはセンスアンプ10の動作が不安定となり、データが 破壊されることが生じる。このためカラム選択信号線YS にハイレベル「H」の信号を設定するのはセンスアンプ 10によるデータ信号の増幅が十分行われたタイミングで 行われねばならずそのための待ち時間が必要となり、迅速な読み出しが出来ないという難点があった。

【0008】図3は従来における他の半導体記憶装置におけるビット線と読出し用データ線,書込み用データ線との接続関係を示す回路図である。この半導体記憶装置においては入出力線に代わって一対の読出しデータ線 $RD_1$ ,  $RD_2$ 、書込みデータ線 $RD_1$ ,  $RD_2$ 、書込みデータ線 $RD_1$ ,  $RD_2$  及び書込み開始信号線 $RD_1$  を備えており、これらとビット線 $RD_1$ ,  $RD_2$  との間に読出し用R チャネル $RD_1$  トランジスタ $RD_1$  ,  $RD_2$  、カラム選択用R チャネル $RD_1$  トランジスタ $RD_1$  ,  $RD_2$  、か介在せしめられている。

50 【0010】書込み用NチャネルMOS トランジスタN

Wr, NW2 は夫々そのゲートを書込み開始信号線WEに、 またソース、ドレインの一方を前記カラム選択用Nチャ ネルMOSトランジスタNC2, NC3に、他方をセンスノー ドSN<sub>1</sub> , SN<sub>2</sub> に接続してある。他の構成は図2に示す従 来装置と同じであり、対応する部位には同じ符号を付し てある。

【0011】次にこのような半導体記憶装置の動作につ いて説明する。データの読み出し動作は読出しデータ線  $RD_1$  ,  $RD_2$  をプリチャージしてハイレベル「H」に設定 し、またビット線トランスファゲートコントロール信号 線BLTGをハイレベル「H」としてビット線 $BL_1$ , $BL_2$  を 導通状態とする。所定のメモリセルからのデータはセン スノード $SN_1$  ,  $SN_2$  に導出されてセンスアンプ10にて増 幅される。カラム選択信号線YSをハイレベル「H」に設 定してカラム選択用NチャネルMOS トランジスタNC!を オン状態にしておくと、データ信号がセンスアンプ10に て閾値を越えるレベルに増幅された時点で、読出し用N チャネルMOS トランジスタNR<sub>1</sub>, NR<sub>2</sub> がオン状態とな り、プリチャージされた読出しデータ線RD1, RD2 の電 荷が放電され、データが読み出される。

【0012】なおデータの書込みはカラム選択信号線YS 及び書込み開始信号線WEを夫々ハイレベル「H」に設定 すると、カラム選択用NチャネルMOS トランジスタN C<sub>2</sub>、NC<sub>3</sub>及び書込み用NチャネルMOSトランジスタNW 」,NW2 がいずれもオン状態となり、書込みデータ線WD 1, WD<sub>2</sub> はビット線BL<sub>1</sub>, BL<sub>2</sub> に接続され、所定のメモ リセルにデータが書込まれることとなる。

# [0013]

【発明が解決しようとする課題】ところで図3に示す如 き従来の半導体記憶装置にあっては、図2に示す従来装 置の如く、読出しデータ線 $RD_1$ ,  $RD_2$  とビット線 $BL_1$ , BL2とが直接接続されることがないため、読出し時のデ ータ破壊が生じず、カラム選択信号の入力タイミングを 早く設定することが可能で読出し動作の高速化が図れる 反面、読出しと、書込みが夫々別個の読出しデータ線RD 」, $RD_2$  、書込みデータ線 $WD_1$  , $WD_2$  によって行われ、 しかも書込み開始信号線WEも必要となるため、必要な路 線長が長くなり、MOS トランジスタ等の素子数も多くパ ターン面積が増大する等の問題があった。本発明はかか る事情に鑑みなされたものであって、その目的とすると ころはデータ読出し時のデータの破壊がなく、配線長が 短くて済み、しかもトランジスタ等の素子数の増大を伴 わない半導体記憶装置を提供するにある。

## [0014]

【課題を解決するための手段】本発明に係る半導体記憶 装置は、メモリセルに接続されたビット線とデータの入 出力線との間にトランジスタを介在させ、前記トランジ スタに対する制御でデータの読出し、書込みを行うよう にした半導体記憶装置において、前記トランジスタは、 ゲートがビット線に接続され、ドレインが前記入出力線 50 信号線WEに、またソース,ドレインのうちの一方をビッ

4

に接続された読出し用MOS トランジスタと、ゲートが書 込み開始信号線に接続された書込み用MOS トランジスタ とからなり、これら読出し用MOS トランジスタ, 書込み 用MOS トランジスタ夫々を含む回路を活性化する回路を 具備することを特徴とする。

#### [0015]

【作用】本発明にあっては、これによってデータの読出 し時に入出力線とビット線とが直接接続されることがな く、従って入出力線のプリチャージ電荷がビット線に逆 流入することもない。

#### [0016]

【実施例】以下本発明をその実施例を示す図面に基づき 具体的に説明する。図1は本発明に係る半導体記憶装置 のビット線と入出力線との間の接続関係を示す回路図で あり、図中BL1, BL2 はビット線、IO1, IO2 は入出力 線、BLTGはビット線トランスファゲートコントロール信 号線を示している。

【0017】各ビット線BL<sub>1</sub>, BL<sub>2</sub>の一端部は図示しな いメモリセルに接続され、また途中にはゲートをビット 線トランスファゲートコントロール信号線BLTGに接続し 20 たNチャネルMOS トランジスタ $TG_1 \sim TG_4$  が介装され、 ビット線トランスファゲートコントロール信号線BLTGを ハイレベル「H」に設定することにより、選択されたビ ット線 $BL_1$  , $BL_2$  が導通状態となりメモリセルアレイの データ信号がビット線 $BL_1$  ,  $BL_2$  に導通されるようにな っている。

【0018】各ビット線 $BL_1$ , $BL_2$  には前記Nチャネル MOS トランジスタTG」, TG3 、TG2, TG4 の中間におい て、センスアンプ10が接続されている。センスアンプ10 は例えばセンスノードSN」のデータ信号をハイレベル側 に、同時にセンスノードSN2 のデータ信号をこれと対応 してローレベル側に増幅するようになっている。

【0019】ビット線BL1, BL2 とデータの入出力線IO  $_1$  ,  $10_2$  との間にはカラム選択用NチャネルMOS トラン ジスタNC1, NC2 及び読出し用NチャネルMOS トランジ スタNR<sub>1</sub>, NR<sub>2</sub> を、またカラム選択用NチャネルMOSト ランジスタ $NC_1$  ,  $NC_2$  、書込み用NチャネルMOS トラン ジスタNW2, NW1 を夫々介在させてある。

【0020】カラム選択用NチャネルMOS トランジスタ NC1, NC2 は夫々そのゲートをカラム選択信号線YSに接 続され、ソース又はドレインの一方は入出力線IO<sub>1</sub>, IO 2に、他方は読出し用NチャネルMOS トランジスタN  $R_1$  ,  $NR_2$  、並びに書込み用NチャネルMOS トランジス タNW2, NW1 に夫々並列的に接続されている。

【0021】読出し用NチャネルMOS トランジスタN  $R_1$  ,  $NR_2$  は、夫々そのゲートをビット線 $BL_1$  ,  $BL_2$  に おけるセンスノードSN<sub>1</sub> , SN<sub>2</sub> に接続され、またソース は共に接地されている。一方、書込み用NチャネルMOS トランジスタNW」、NW2 は夫々そのゲートを書込み開始 5

ト線 $BL_1$  ,  $BL_2$  のセンスノード $SN_1$  ,  $SN_2$  に夫々接続してある。

【0022】次にこのような半導体記憶装置の動作を説明する。読出し又は書込みに際しては先ずビット線トランスファゲートコントロール信号線BLTGをハイレベル「H」に設定し、ビット線トランスファトランジスタTG $_1 \sim TG_4$ をオン状態に設定し、選択されたビット線B $L_1$ , $BL_2$ を導通状態とする。

【0023】読出し動作は、先ず入出力線IO<sub>1</sub>, IO<sub>2</sub>を 夫々プリチャージし、ビット線 $BL_1$  ,  $BL_2$  を通じて選択 されたメモリセルのデータを各ビット線BL1, BL2 にお けるセンスノードSN1, SN2 に導出する。これによって ゲートがセンスノードSN<sub>1</sub>,SN<sub>2</sub>に接続されている読出 し用NチャネルMOS トランジスタ $NR_1$  ,  $NR_2$  がオン状態 となる。データがセンスアンプ10にて増幅され、例えば センスノードSN」のデータがハイレベル「H」側に増幅 されたものとすると読出し用 NチャネルMOS トランジス タNR」はオン状態のままであるが、読出し用Nチャネル MOS トランジスタNR2 はオフ状態となる。所定のタイミ ングでカラム選択信号線YSをハイレベル「H」に設定 し、カラム選択用NチャネルMOS トランジスタNC1、NC 2 をオン状態とすると入出力線IO2 がカラム選択用Nチ ャネルMOS トランジスタNC<sub>1</sub>, 読出し用NチャネルMOS トランジスタNR」を介在させて接地され、データの読出 しが行われる。

【0024】プリチャージされている入出力線 $10_1$  又は $10_2$  は直接ピット線 $BL_1$ , $BL_2$  のセンスノード $SN_1$  又は $SN_2$  のいずれとも接続せず、入出力線 $10_1$ , $10_2$  のハイレベル「H」の電荷がセンスノード $SN_1$ , $SN_2$  に逆流入されてデータが破壊されることがない。しかもデータの読出し時におけるカラム選択信号線YSをハイレベル「H」に設定するタイミングは、センスノード $SN_1$ , $SN_2$  のデータがセンスアンプ10にて増幅され、読出しHN チャネルMOS トランジスタ $NR_1$  又は $NR_2$  のいずれか一方

がオフ状態になった後に行えばよいから、図2に示す従

来装置の場合よりも高速化が図れることとなる。

【0025】一方、データの書込み動作はカラム選択信号線YS及び書込み開始信号線WEを夫々所定のタイミングでハイレベル「H」に設定する。これによって、カラム選択用NチャネルMOSトランジスタNV1, NV2 がいずれもオン状態となり、入出力線IO1はカラム選択用NチャネルMOSトランジスタNV2、書込み用NチャネルMOSトランジスタNW1を介在させてセンスノードSN1に、また入出力線IO2はカラム選択用NチャネルMOSトランジスタNC101、書込み用NチャネルMOSトランジスタNC101、書込み用NチャネルMOSトランジスタNC101、書込み用NチャネルMOSトランジスタNC101、書込み用NチャネルMOSトランジスタNW2を介在させてセンスノードSN2に夫々接続され、書込みが行われ

6

# ることとなる。 【0026】

【発明の効果】以上の如く本発明装置にあっては読出し用MOS トランジスタは夫々ゲートをビット線に、ドレインを入出力線に接続して設けてあるから、データが増幅されて読出し用MOS トランジスタがオン状態になっても、入出力線は直接ビット線と接続されることがないから、データの破壊が生じず、しかも素子数の増大も少なくて済み、読出し動作の高速化が図れる等、本発明は優れた効果を奏するものである。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置におけるビット 線、入出力線相互の接続関係を示す回路図である。

【図2】従来装置におけるビット線と入出力線との接続 関係を示す回路図である。

【図3】他の従来装置におけるビット線と読出しデータ線、書込みデータ線との接続関係を示す回路図である。 【符号の説明】

*30* 10 センスアンプ

BL<sub>1</sub> , BL<sub>2</sub> ビット線

IO1, IO2 入出力線


YS カラム選択信号線

 $NC_1$  ,  $NC_2$  カラム選択用 N チャネルMOS トランジスタ


NR<sub>1</sub> , NR<sub>2</sub> 読出し用NチャネルMOS トランジスタ

NW<sub>1</sub>, NW<sub>2</sub> 書込み用NチャネルMOS トランジスタ


【図1】



【図2】



[図3]



フロントページの続き

(51)Int.Cl.<sup>5</sup>

識別記号 庁内整理番号

7323 - 5 L

F I G 1 1 C 11/34 技術表示箇所 3 0 5